(12) 公開特許公報 (A) (11)特許出願公開番号

(19)日本国特許庁 (JP)

特開平7-110721

(43)公開日 平成7年(1995)4月25日

(51) Int. CI. 6

識別記号

FΙ

技術表示箇所

G05F 3/24

Z 4237-5H

H01L 21/8238

27/092

9170-4M

庁内整理番号

H01L 27/08

審査請求 未請求 請求項の数8 〇L (全22頁)

(21)出願番号

特願平6-59080

(22)出願日

平成6年(1994)3月29日

(31)優先権主張番号 特願平5-203462

(32)優先日

平5 (1993) 8月17日

(33)優先権主張国

日本(JP)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 土田 一人

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社北伊丹製作所内

(72)発明者 諏訪 尚子

大阪市北区堂島二丁目2番2号 三菱電機

株式会社関西支社内

(74)代理人 弁理士 高田 守


(54) 【発明の名称】起動回路

(57)【要約】

【目的】 CMOSで構成された起動回路のレイアウト 面積を小さくすることを目的とする。

【構成】 起動回路3aのPMOSQ1のドレインと接 地電位点2との間に複数のNMOSQ8~Q10を直列 に接続する。NMOSQ8~Q10のゲートは全て電源 電位点1に接続する。そして、NMOSQ8~Q10の 電圧降下によって、バイアス供給回路4に電流を供給す るためのPMOSQ2のゲート電位を発生する。

【効果】 占有面積の小さな複数のMOSトランジスタ であるNMOSQ8~Q10の電圧降下を用いることに よって、レイアウト面積を小さくすることができる。



1

【特許請求の範囲】

【請求項1】 第1導電型の絶縁ゲート型トランジスタ 及び第2導電型の絶縁ゲート型トランジスタを含む半導 体集積回路内に形成され、第1及び第2の電源電位に接 続されるとともに、起動状態で前記第1及び第2の電源 電位からの電流が流れる被起動回路に接続され、前記被 起動回路を起動するための起動回路において、

前記第1あるいは第2の電源電位に接続されたゲート、前記第2の電源電位に接続されたドレインあるいはソースを有し、前記第1導電型及び第2導電型の絶縁ゲート 10型トランジスタの製造工程によって製造可能な少なくとも一つの第1の絶縁ゲート型トランジスタと、

前記第1あるいは第2の電源電位と前記第1の絶縁ゲート型トランジスタとの間で、前記第1の絶縁ゲート型トランジスタと直列に順方向を向けて接続され、アノード及びカソードを有し、オン状態で前記アノードと前記カソードとの間に所定の電圧降下を発生する、前記第1導電型及び第2導電型の絶縁ゲート型トランジスタの製造工程によって製造可能なダイオード手段と、

前記第1あるいは前記第2の電源電位に接続された一方 20端、及び前記被起動回路に接続された他方端を有し、前記一方端と前記他方端との間に所定の抵抗値を持ち、起動状態で前記被起動回路に前記第1及び第2の電源電位からの電流を流すための、前記第1導電型及び第2導電型の絶縁ゲート型トランジスタの製造工程によって製造可能な電圧降下手段と、

前記電圧降下手段の前記他方端に接続された入力端子、前記被起動回路に接続された出力端子、及び前記ダイオード手段の前記カソードに接続された制御端子を有し、前記制御端子と前記入力端子との間の電位差に応じて前記入力端子と前記出力端子との接続/非接続を行う、前記第1導電型及び第2導電型の絶縁ゲート型トランジスタの製造工程によって製造可能なスイッチング手段とを備える、起動回路。

【請求項2】 第1導電型の絶縁ゲート型トランジスタ 及び第2導電型の絶縁ゲート型トランジスタを含む半導 体集積回路内に形成され、第1及び第2の電源電位に接 続されるとともに、起動状態で前記第1及び第2の電源 電位からの電流が流れる被起動回路に接続され、前記被 起動回路を起動するための起動回路において、

前記第1あるいは第2の電源電位に接続されたゲート、 前記第2の電源電位に接続されたドレインあるいはソースを有し、前記第1導電型及び第2導電型の絶縁ゲート 型トランジスタの製造工程によって製造可能な少なくと も一つの第1の絶縁ゲート型トランジスタと、

前記第1あるいは第2の電源電位と前記第1の絶縁ゲート型トランジスタとの間で、前記第1の絶縁ゲート型トランジスタと直列に順方向を向けて接続され、アノード及びカソードを有し、オン状態で前記アノードと前記カソードとの間に所定の電圧降下を発生する、前記第1導 50

電型及び第2導電型の絶縁ゲート型トランジスタの製造 工程によって製造可能なダイオード手段と、

前記ダイオード手段の前記カソードに接続された入力端、及び出力端を持ち、前記入力端の電位が所定の電位よりも前記第2の電源電位に近ければ前記第1の電源電位を出力し、前記入力端の電位が前記所定の電位よりも前記第1の電源電位に近ければ前記第2の電源電位を出力する、前記第1導電型及び第2導電型の絶縁ゲート型トランジスタの製造工程によって製造可能なインバータと、

前記第1あるいは前記第2の電源電位に接続された一方端、及び前記被起動回路に接続された他方端を有し、前記一方端と前記他方端との間に所定の抵抗値を持ち、起動状態で前記被起動回路に前記第1及び第2の電源電位からの電流を流すための、前記第1導電型及び第2導電型の絶縁ゲート型トランジスタの製造工程によって製造可能な電圧降下手段と、

前記電圧降下手段の前記他方端に接続された入力端子、前記被起動回路に接続された出力端子、及び前記インパータの前記出力端に接続された制御端子を有し、前記制御端子と前記入力端子との間の電位差に応じて前記入力端子と前記出力端子との接続/非接続を行う、前記第1導電型及び第2導電型の絶縁ゲート型トランジスタの製造工程によって製造可能なスイッチング手段とを備える、起動回路。

【請求項3】 前記ダイオード手段は、

前記第1あるいは第2の電源電位に接続されたソース、並びに前記スイッチング手段の前記制御電極に接続されたゲート及びドレインを有し、前記第1導電型及び第2 導電型の絶縁ゲート型トランジスタの製造工程によって製造可能な第2の絶縁ゲート型トランジスタを含む、請求項1または請求項2記載の起動回路。

【請求項4】 前記第1導電型及び第2導電型の絶縁ゲート型トランジスタは、CMOSトランジスタを含み、前記電圧降下手段は、

前記第1あるいは前記第2の電源電位に接続された一方端、及び前記被起動回路に接続された他方端を有するとともに、前記一方端と前記他方端との間に所定の抵抗値を持ち、前記第1導電型及び第2導電型の絶縁ゲート型トランジスタの製造工程によって製造可能な拡散抵抗を含む、請求項1または請求項2記載の起動回路。

【請求項5】 第1 導電型の絶縁ゲート型トランジスタ及び第2 導電型の絶縁ゲート型トランジスタを含む半導体集積回路内に形成され、第1及び第2の電源電位に接続されるとともに、起動状態で前記第1及び第2の電源電位からの電流が流れる被起動回路に接続され、前記被起動回路を起動するための起動回路において、

前記第1あるいは前記第2の電源電位に共通に接続されているゲート、ソース及びドレインを有するとともに、

前記第1の電源電位と前記第2の電源電位との間に直列

に接続され、前記第1導電型及び第2導電型の絶縁ゲー ト型トランジスタの製造工程によって製造可能な複数の 第1の絶縁ゲート型トランジスタと、

前記第1あるいは前記第2の電源電位と複数の前記第1 の絶縁ゲート型トランジスタとの間で、複数の前記第1 の絶縁ゲート型トランジスタと直列に順方向を向けて接 続され、アノード及びカソードを有し、オン状態で前記 アノードと前記カソードとの間に所定の電圧降下を発生 するダイオード手段と、

前記第1あるいは前記第2の電源電位に接続された一方 端、及び前記被起動回路に接続された他方端を有し、前 記一方端と前記他方端との間に所定の抵抗値を持つ、起 動状態で前記被起動回路に前記第1及び第2の電源電位 からの電流を流すための電圧降下手段と、

前記電圧降下手段の前記他方端に接続された入力端子、 前記被起動回路に接続された出力端子、及び前記ダイオ ード手段の前記カソードに接続された制御端子を有し、 前記制御端子と前記入力端子との間の電位差に応じて前 記入力端子と前記出力端子との接続/非接続を行うスイ ッチング手段とを備える、起動回路。

【請求項6】 第1導電型の絶縁ゲート型トランジスタ 及び第2導電型の絶縁ゲート型トランジスタを含む半導 体集積回路内に形成され、第1及び第2の電源電位に接 続されるとともに、起動状態で前記第1及び第2の電源 電位からの電流が流れる被起動回路に接続され、前記被 起動回路を起動するための起動回路において、

前記第1あるいは前記第2の電源電位に共通に接続され ているゲート、ソース及びドレインを有し、前記第1の 電源電位と前記第2の電源電位との間に直列に接続され た複数の第1の絶縁ゲート型トランジスタと、

前記第1あるいは前記第2の電源電位と複数の前記第1 の絶縁ゲート型トランジスタとの間で、複数の前記第1 の絶縁ゲート型トランジスタと直列に順方向を向けて接 続され、アノード及びカソードを有し、オン状態で前記 アノードと前記カソードとの間に所定の電圧降下を発生 するダイオード手段と、

前記ダイオード手段の前記カソードに接続された入力 端、及び出力端を持ち、前記入力端の電位が所定の電位 よりも前記第2の電源電位に近ければ前記第1の電源電 位を出力し、前記入力端の電位が前記所定の電位よりも 前記第1の電源電位に近ければ前記第2の電源電位を出 カするインバータと、

前記第1あるいは前記第2の電源電位に接続された一方 端、及び前記被起動回路に接続された他方端を有し、前 記一方端と前記他方端との間に所定の抵抗値を持つ、起 動状態で前記被起動回路に前記第1及び第2の電源電位 からの電流を流すための電圧降下手段と、

前記電圧降下手段の前記他方端に接続された入力端子、 前記被起動回路に接続された出力端子、及び前記インバ 御端子と前記入力端子との間の電位差に応じて前記入力 端子と前記出力端子との接続/非接続を行うスイッチン グ手段とを備える、起動回路。

【請求項7】 第1導電型の絶縁ゲート型トランジスタ 及び第2導電型の絶縁ゲート型トランジスタを含む半導 体集積回路内に形成され、第1及び第2の電源電位に接 続されるとともに、起動状態で前記第1及び第2の電源 電位からの電流が流れる被起動回路に接続され、前記被 起動回路を起動するための起動回路において、

前記第1の電源電位に接続された一方端、及び他方端を 有する電圧降下手段と、 前記電圧降下手段の前記他方 端に接続された一方端、前記第2の電源電位に接続され た他方端及び前記被起動回路に接続された制御端子を有 し、前記被起動回路が非起動状態のときに前記一方端と 前記他方端との間の抵抗値が比較的高い状態となり、前 記被起動回路が起動状態となったときに前記抵抗値が比 較的低い状態となる第1のスイッチ手段と、

前記電圧降下手段の前記他方端に接続された入力端子、 及び出力端子を有し、前記入力端子の電位が所定のしき 20 い値電圧より前記第1の電位に近いときは前記出力端子 から前記第2の電位を出力し、前記入力端子の電位が前 記所定のしきい値電圧より前記第2の電位に近いときは 前記出力端子から前記第1の電位を出力するインバータ ٤.

前記被起動回路の所定の2つの接続点にそれぞれ接続さ れた一方端及び他方端並びに前記インパータの前記出力 端子に接続された制御端子を有し、前記インパータが前 記第1の電位を出力する場合に導通状態となり、前記イ ンパータが前記第2の電位を出力する場合に非導通状態 となる第2のスイッチ手段とを備える、起動回路。

【請求項8】 前記インバータと前記電圧降下手段に関 する設計条件の許容範囲内で、前記インバータの占有面 積と前記電圧降下手段の占有面積との和が最小になるよ うに、前記インバータの前記しきい値電圧を前記第1の 電位に近づけるとともに前記電圧降下手段が前記一方端 と前記他方端との間に有す抵抗値を小さくすることを特 徴とする、請求項7記載の起動回路。

【発明の詳細な説明】

[0001]

30

【産業上の利用分野】この発明は、バイアス供給回路を 起動する起動回路に関し、特に半導体集積回路内に形成 された起動回路の集積度の向上に関するものである。

[0002]

【従来の技術】図10は従来のCMOSIC(compleme nlary metal-oxide semiconductor integrated circuit s)で構成された起動回路の構成を示すための回路図で ある。図において、1は電源電位V。。が与えられる電源 電位点、2は接地電位GNDが与えられる接地電位点、 Q1はソースを電源電位点1に接続したPチャネルMO ータの前記出力端に接続された制御端子を有し、前記制 50°Sトランジスタ、R1は一方端を接地電位点2に接続す

るとともに、他方端をPチャネルMOSトランジスタQ1のドレイン及びゲートに接続した抵抗である。また、符号3で示された点線で囲まれている回路は、起動回路であり、起動回路3によって起動されるパイアス供給回路は、符号4で示す点線で囲まれた回路である。

【0003】さらに、R2は一方端を電源電位点1に接続するとともに、他方端をバイアス供給回路4に接続した抵抗、Q2はソースを抵抗R2の他方端に接続するとともに、ドレインをバイアス供給回路4に接続したPチャネルMOSトランジスタである。PチャネルMOSトランジスタQ2は、そのゲートを抵抗R1の他方端に接続して、抵抗R1の他方端と抵抗R2の他方端との間に発生する電圧によってオン状態とオフ状態との切替えを行う。

【0004】パイアス供給回路4は、抵抗R3とPMOSトランジスタQ3、Q4とNMOSトランジスタQ5~Q7で構成されている。以下、NチャネルMOSトランジスタをNMOS、PチャネルMOSトランジスタをPMOSと記す。

【0005】抵抗R3の一方端及びPMOSQ4のソー 20 スは、抵抗R2の他方端に接続されている。PMOSQ 3のソースは抵抗R3の他方端に接続され、PMOSQ 3のドレインはNMOSQ5のドレインに接続されている。PMOSQ3のゲートはNMOSQ4のゲート及びドレインに接続されている。NMOSQ6のドレインはPMOSQ4のドレインに接続されるとともに、NMOSQ6のゲートはNMOSQ5のゲート及びドレインに接続されている。NMOSQ5のゲート及びドレインに接続されている。NMOSQ7は、ゲートをNMOSQ5のゲートに接続されるとともに、ソースを接 地電位点2に接続され、ドレインを通して直流電流を供給する。

【0006】次に、起動回路及びパイアス供給回路の設計例を示す。 $PMOSQ1\sim Q4$ 、 $NMOSQ5\sim Q7$ 及び抵抗R1~R3は同一の工程で作成されるものとして、そのサイズあるいは特性値は、 PMOSQ1のゲート幅とゲート長の比(以下W/Lという)が200/3、抵抗R1の抵抗値が150k Ω 、 PMOSQ2のW/Lが30/3、抵抗R2の抵抗値が5k Ω 、抵抗R3の抵抗値が10k Ω 、 PMOSQ3のW/Lが540/3、 PMOSQ4のW/Lが40/3、 $NMOSQ5\sim Q7$ のW/Lが10/2である。また、通常動作時の電源電位V。は5Vである。

【0007】図11は図10に示した起動回路3の構成を示すレイアウト図である。図11は実物をおよそ550倍程度に拡大した図である。図において、10はゲート電極、11はソース電極、12はドレイン電極、13は拡散領域、14は各電極間、電極と拡散領域、あるいは拡散領域間の接続を行うため配線、15は配線14と各電極や拡散領域との接続を行うためのコンタクトホー

ルである。また、図10と同一符号は図10と同一部分を示す。抵抗R1、R2は、PMOSトランジスタあるいはNMOSトランジスタを製造する段階で作られた拡散領域13を複数本直列に接続することによって所望の抵抗値を得ている。

【0008】次に、起動回路3の動作について説明する。電源電位V。は、電源が投入される前は、接地電位GNDである。そのため、電源投入時に、PMOSQ1のドレインと抵抗R1の他方端との接続点のノード5は10接地電位GNDにある。

【0009】PMOSQ1は、順方向を向けて接続されたダイオードと同じ動作するので、電源が投入されて、電源電位V。が接地電位GNDから上昇して、PMOSQ1のしきい電圧を越えた時点で、ソースからドレインに向かってオン電流を流し始める。この電流が全て抵抗R1を通して接地電位GNDに流れるので、この電流によって抵抗R1の両端に電圧が発生し、従ってノード5の電位は電流の増加、即ち電源電位V。の上昇に伴って高くなる。

【0010】また、PMOSQ2は、ソースが抵抗R2を介して電源電位点1に接続されており、そのため、パイアス供給回路4が動作していない状態では抵抗R2からパイアス供給回路4に電流がながれず、電源電位V。の上昇に伴ってソース電位が上昇する。ソース電位が上昇して、ノード5の電位とPMOSQ2のソース電位との差がPMOSQ2のしきい電圧より大きくなるとドレイン電流が流れ始める。

【0011】PMOSQ2がオンすることによってパイアス供給回路4のNMOSQ5,Q6のゲート電位が上昇すると、パイアス供給回路4に起動がかかる。パイアス供給回路4に起動がかかると、抵抗R2を通して電流が流れはじめ、この電流によって抵抗R2で電圧降下が発生する。そのため、PMOSQ2のソース電位が下がり、また、ノード5の電位が上昇するのと合わせて、PMOSQ2はオフする。

【0012】また、瞬間的に電源電位V。が下がった場合等、バイアス供給回路4が動作しなくなった場合には、抵抗R2に流れる電流が無くなってPMOSQ2のソース電位が電源電位V。と同じになることで、PMOSQ2のゲート・ソース間電圧はPMOSQ2のしきい値電圧より大きくなり、PMOSQ2にドレイン電流が流れはじめ、バイアス供給回路4に起動がかかる。

【0013】なお、図12に示すバイアス供給回路及び起動回路は、図10に示したバイアス供給回路とは電流の供給方向の異なるバイアス供給回路及びそれに対応する起動回路である。図12において、Q60はソースを接地電位点2に接続したNMOSトランジスタ、R10は一方端を電源電位点1に接続するとともに、他方端をNMOSトランジスタQ60のドレイン及びゲートに接続した拡散抵抗である。また、R11は一方端を接地電

位点2に接続するとともに、他方端をバイアス供給回路 4 a に接続した拡散抵抗、Q 6 1 はゲートを抵抗R 1 0 の他方端に接続し、ソースを抵抗R11の他方端に接続 するとともに、ドレインをパイアス供給回路4aに接続 したNMOSトランジスタである。

【0014】また、符号3xで示された点線で囲まれて いる回路は、起動回路であり、起動回路3xによって起 動されるバイアス供給回路は、符号4aで示す点線で囲 まれた回路である。NMOSトランジスタQ61は、抵 抗R10の他方端と抵抗R11の他方端との間に発生す る電圧によってオン状態とオフ状態との切替えを行う。 【0015】パイアス供給回路4aは、抵抗R6とNM OSトランジスタQ19, Q20とPMOSトランジス タQ21~Q23で構成されている。抵抗R6の一方端 及びNMOSQ20のソースは、抵抗R11の他方端に 接続されている。NMOSQ19のソースは抵抗R6の 他方端に接続され、NMOSQ19のドレインはPMO SQ21のドレインに接続されている。NMOSQ19 のゲートはPMOSQ20のゲート及びドレインに接続 されている。

[0016] PMOSQ22のドレインはNMOSQ2 0のドレインに接続されるとともに、PMOSQ22の ゲートはPMOSQ21のゲート及びドレインに接続さ れている。PMOSQ21, Q22のソースは電源電位 点1に接続されている。PMOSQ23は、ゲートをP MOSQ21のゲートに接続されるとともに、ソースを 電源電位点1に接続され、ドレインを通して直流電流を 供給する。

【0017】次に動作について説明する。電源投入直 後、ノード18の電位が下がりNMOSトランジスタQ 60のしきい値電圧V11以上になると、拡散抵抗R10 を介してNMOSトランジスタQ60のドレイン電流が 流れる。この時ノード18の電位はNMOSトランジス タQ60のしきい値電圧V₁にクランプされ電流値は (Vcc-Vii) を拡散抵抗R10の抵抗値で割った値と なる。また拡散抵抗R11には電流が流れていないた め、NMOSトランジスタQ61のソース電位はGND 電位であり、ノード18の電位がNMOSトランジスタ Q60のしきい値電圧V.,にクランプされているのた め、NMOSトランジスタQ61がオンする。これによ り、PMOSトランジスタQ21、Q22のゲート電位 が下がり、PMOSトランジスタQ21のドレイン電流 が流れる。この電流により、拡散抵抗 R 1 1 で電圧降下 が起こるためNMOSトランジスタQ61のソース電位 が下がり、NMOSトランジスタQ61がオフするた め、起動回路3xはオフする。この時、パイアス供給回 路4aは既にオンの状態で安定しているため、PMOS トランジスタQ23は定電流源として動作する。

【0018】図12の起動回路の場合、拡散抵抗R10

少なく押さえるためには、拡散抵抗R10には大きな値 を必要とした。また、供給回路の定電流の電流値によっ ては、拡散抵抗R11にも大きな値を必要とした。この ため、レイアウト面積が非常に大きくなるという問題点 があった。

[0019]

【発明が解決しようとする課題】従来の起動回路は以上 のように構成されいているので、バイアス供給回路4に 起動がかかった定常状態のとき、PMOSQ2をオフす 10 るために PMOSQ2のゲート・ソース間電圧 V:,がそ のスレッシュホールド電圧Vェスりも小さくしなければ ならないので、ノード5の電位を高く設定する必要があ り、PMOSQ1~Q4やNMOSQ5~Q7を製造す るための工程によって同時に抵抗R1を得るためには、 パターンレイアウト面積が大きくなるという問題点があ った。

【0020】また、抵抗R1のパターンレイアウト面積 を小さくするために髙抵抗の工程を付加すると、マスク 枚数の増加及びウエハプロセス工程の増加が必要とな り、製造費用が増大するという問題点があった。

【0021】この発明は上記のような問題点を解消する ためになされたもので、起動回路のパターンレイアウト 面積を小さくすることを目的とし、さらに、製造の工程 数を増加させることなく、起動回路のパターンレイアウ ト面積を小さくすることを目的とする。

[0022]

【課題を解決するための手段】第1の発明に係る起動回 路は、第1導電型の絶縁ゲート型トランジスタ及び第2 導電型の絶縁ゲート型トランジスタを含む半導体集積回 路内に形成され、第1及び第2の電源電位に接続される とともに、起動状態で前記第1及び第2の電源電位から の電流が流れる被起動回路に接続され、前記被起動回路 を起動するための起動回路であって、前記第1あるいは 第2の電源電位に接続されたゲート、前記第2の電源電 位に接続されたドレインあるいはソースを有し、前記第 1 導電型及び第 2 導電型の絶縁ゲート型トランジスタの 製造工程によって製造可能な少なくとも一つの第1の絶 縁ゲート型トランジスタと、前記第1あるいは第2の電 源電位と前記第1の絶縁ゲート型トランジスタとの間 で、前記第1の絶縁ゲート型トランジスタと直列に順方 向を向けて接続され、アノード及びカソードを有し、オ ン状態で前記アノードと前記カソードとの間に所定の電 圧降下を発生する、前記第1導電型及び第2導電型の絶 縁ゲート型トランジスタの製造工程によって製造可能な ダイオード手段と、前記第1あるいは前記第2の電源電 位に接続された一方端、及び前記被起動回路に接続され た他方端を有し、前記一方端と前記他方端との間に所定 の抵抗値を持ち、起動状態で前記被起動回路に前記第1 及び第2の電源電位からの電流を流すための、前記第1 の両端には常に($V_{\mathfrak{c}_{\mathfrak{c}}} - V_{\mathfrak{c}_{\mathfrak{c}}}$)の電圧がかかり、電流を 50 導電型及び第2導電型の絶縁ゲート型トランジスタの製

造工程によって製造可能な電圧降下手段と、前記電圧降下手段の前記他方端に接続された入力端子、前記被起動回路に接続された出力端子、及び前記ダイオード手段の前記カソードに接続された制御端子を有し、前記制御端子と前記入力端子との間の電位差に応じて前記入力端子と前記出力端子との接続/非接続を行う、前記第1導電型及び第2導電型の絶縁ゲート型トランジスタの製造工程によって製造可能なスイッチング手段とを備えて構成される。

[0023] 第2の発明に係る起動回路は、第1導電型 の絶縁ゲート型トランジスタ及び第2導電型の絶縁ゲー ト型トランジスタを含む半導体集積回路内に形成され、 第1及び第2の電源電位に接続されるとともに、起動状 態で前記第1及び第2の電源電位からの電流が流れる被 起動回路に接続され、前記被起動回路を起動するための 起動回路であって、前記第1あるいは第2の電源電位に 接続されたゲート、前記第2の電源電位に接続されたド レインあるいはソースを有し、前記第1導電型及び第2 導電型の絶縁ゲート型トランジスタの製造工程によって 製造可能な少なくとも一つの第1の絶縁ゲート型トラン 20 ジスタと、前記第1あるいは第2の電源電位と前記第1 の絶縁ゲート型トランジスタとの間で、前記第1の絶縁 ゲート型トランジスタと直列に順方向を向けて接続さ れ、アノード及びカソードを有し、オン状態で前記アノ ードと前記カソードとの間に所定の電圧降下を発生す る、前記第1導電型及び第2導電型の絶縁ゲート型トラ ンジスタの製造工程によって製造可能なダイオード手段 と、前記ダイオード手段の前記カソードに接続された入 力端、及び出力端を持ち、前記入力端の電位が所定の電 位よりも前記第2の電源電位に近ければ前記第1の電源 30 電位を出力し、前記入力端の電位が前記所定の電位より も前記第1の電源電位に近ければ前記第2の電源電位を 出力する、前記第1導電型及び第2導電型の絶縁ゲート 型トランジスタの製造工程によって製造可能なインバー タと、前記第1あるいは前記第2の電源電位に接続され た一方端、及び前記被起動回路に接続された他方端を有 し、前記一方端と前記他方端との間に所定の抵抗値を持 ち、起動状態で前記被起動回路に前記第1及び第2の電 源電位からの電流を流すための、前記第1導電型及び第 2 導電型の絶縁ゲート型トランジスタの製造工程によっ て製造可能な電圧降下手段と、前記電圧降下手段の前記 他方端に接続された入力端子、前記被起動回路に接続さ れた出力端子、及び前記インバータの前記出力端に接続 された制御端子を有し、前記制御端子と前記入力端子と の間の電位差に応じて前記入力端子と前記出力端子との 接続/非接続を行う、前記第1導電型及び第2導電型の 絶縁ゲート型トランジスタの製造工程によって製造可能 なスイッチング手段とを備えて構成されている。

【0024】第3の発明に係る起動回路は、第1あるいは第2の発明の起動回路において、前記ダイオード手段 50

が、前記第1あるいは第2の電源電位に接続されたソース、並びに前記スイッチング手段の前記制御電極に接続されたゲート及びドレインを有し、前記第1導電型及び第2導電型の絶縁ゲート型トランジスタの製造工程によって製造可能な第2の絶縁ゲート型トランジスタを含んで構成されている。

【0025】第4の発明に係る起動回路は、第1あるいは第2の発明の起動回路において、前記電圧降下手段が、前記第1あるいは前記第2の電源電位に接続された一方端、及び前記被起動回路に接続された他方端を有するとともに、前記一方端と前記他方端との間に所定の抵抗値を持ち、前記第1導電型及び第2導電型の絶縁ゲート型トランジスタの製造工程によって製造可能な拡散抵抗を含んで構成されている。

【0026】第5の発明に係る起動回路は、第1導電型 の絶縁ゲート型トランジスタ及び第2導電型の絶縁ゲー ト型トランジスタを含む半導体集積回路内に形成され、 第1及び第2の電源電位に接続されるとともに、起動状 態で前記第1及び第2の電源電位からの電流が流れる被 起動回路に接続され、前記被起動回路を起動するための 起動回路であって、前記第1あるいは前記第2の電源電 位に共通に接続されているゲート、ソース及びドレイン を有するとともに、前記第1の電源電位と前記第2の電 源電位との間に直列に接続され、前記第1導電型及び第 2 導電型の絶縁ゲート型トランジスタの製造工程によっ て製造可能な複数の第1の絶縁ゲート型トランジスタ と、前記第1あるいは前記第2の電源電位と複数の前記 第1の絶縁ゲート型トランジスタとの間で、複数の前記 第1の絶縁ゲート型トランジスタと直列に順方向を向け て接続され、アノード及びカソードを有し、オン状態で 前記アノードと前記カソードとの間に所定の電圧降下を 発生するダイオード手段と、前記第1あるいは前記第2 の電源電位に接続された一方端、及び前記被起動回路に 接続された他方端を有し、前記一方端と前記他方端との 間に所定の抵抗値を持つ、起動状態で前記被起動回路に 前記第1及び第2の電源電位からの電流を流すための電 圧降下手段と、前記電圧降下手段の前記他方端に接続さ れた入力端子、前記被起動回路に接続された出力端子、 及び前記ダイオード手段の前記カソードに接続された制 御端子を有し、前記制御端子と前記入力端子との間の電 位差に応じて前記入力端子と前記出力端子との接続/非 接続を行うスイッチング手段とを備えて構成されてい

【0027】第6の発明に係る起動回路は、第1導電型の絶縁ゲート型トランジスタ及び第2導電型の絶縁ゲート型トランジスタを含む半導体集積回路内に形成され、第1及び第2の電源電位に接続されるとともに、起動状態で前記第1及び第2の電源電位からの電流が流れる被起動回路に接続され、前記被起動回路を起動するための起動回路であって、前記第1あるいは前記第2の電源電

位に共通に接続されているゲート、ソース及びドレイン を有し、前記第1の電源電位と前記第2の電源電位との 間に直列に接続された複数の前記第1の絶縁ゲート型ト ランジスタと、前記第1あるいは前記第2の電源電位と 複数の前記第1の絶縁ゲート型トランジスタとの間で、 複数の前記第1の絶縁ゲート型トランジスタと直列に順 方向を向けて接続され、アノード及びカソードを有し、 オン状態で前記アノードと前記カソードとの間に所定の 電圧降下を発生するダイオード手段と、前記ダイオード 手段の前記カソードに接続された入力端、及び出力端を 10 持ち、前記入力端の電位が所定の電位よりも前記第2の 電源電位に近ければ前記第1の電源電位を出力し、前記 入力端の電位が前記所定の電位よりも前記第1の電源電 位に近ければ前記第2の電源電位を出力するインバータ と、前記第1あるいは前記第2の電源電位に接続された 一方端、及び前記被起動回路に接続された他方端を有 し、前記一方端と前記他方端との間に所定の抵抗値を持 つ、起動状態で前記被起動回路に前記第1及び第2の電 源電位からの電流を流すための電圧降下手段と、前記電 圧降下手段の前記他方端に接続された入力端子、前記被 20 起動回路に接続された出力端子、及び前記インパータの 前記出力端に接続された制御端子を有し、前記制御端子 と前記入力端子との間の電位差に応じて前記入力端子と 前記出力端子との接続/非接続を行うスイッチング手段 とを備えて構成されている。

【0028】第7の発明に係る起動回路は、第1導電型 の絶縁ゲート型トランジスタ及び第2導電型の絶縁ゲー ト型トランジスタを含む半導体集積回路内に形成され、 第1及び第2の電源電位に接続されるとともに、起動状 態で前記第1及び第2の電源電位からの電流が流れる被 30 起動回路に接続され、前記被起動回路を起動するための 起動回路であって、前記第1の電源電位に接続された一 方端、及び他方端を有する電圧降下手段と、前記電圧降 下手段の前記他方端に接続された一方端、前記第2の電 源電位に接続された他方端、及び前記被起動回路に接続 された制御端子を有し、前記被起動回路が非起動状態の ときに前記一方端と前記他方端との間の抵抗値が比較的 高い状態となり、前記被起動回路が起動状態となったと きに前記抵抗値が比較的低い状態となる第1のスイッチ 手段と、前記電圧降下手段の前記他方端に接続された入 40 力端子、及び出力端子を有し、前記入力端子の電位が所 定のしきい値電圧より前記第1の電位に近いときは前記 出力端子から前記第2の電位を出力し、前記入力端子の 電位が前記所定のしきい値電圧より前記第2の電位に近 いときは前記出力端子から前記第1の電位を出力するイ ンパータと、前記被起動回路の所定の2つの接続点にそ れぞれ接続された一方端及び他方端並びに前記インバー 夕の前記出力端子に接続された制御端子を有し、前記イ ンバータが前記第1の電位を出力する場合に導通状態と なり、前記インバータが前記第2の電位を出力する場合

に非導通状態となる第2のスイッチ手段とを備えて構成 されている。

【0029】第8の発明に係る起動回路は、第7の発明 の起動回路において、前記インバータと前記電圧降下手 段に関する設計条件の許容範囲内で、前記インバータの 占有面積と前記電圧降下手段の占有面積との和が最小に なるように、前記インパータの前記しきい値電圧を前記 第1の電位に近づけるとともに前記電圧降下手段が前記 一方端と前記他方端との間に有す抵抗値を小さくするこ とを特徴とする。

[0030]

【作用】第1の発明における第1の絶縁ゲート型トラン ジスタは、例えば電源を投入することによって第1の電 源電位と第2の電源電位との電位差が0Vから半導体集 積回路動作時の定格電圧へと変化するため、ゲートを第 1あるいは第2の電源電位に接続することで第1の電源 電位と第2の電源電位との電位差が第1の絶縁ゲート型 トランジスタのしきい値電圧より大きくなったときにオ ン状態となる。

【0031】また、被起動回路が非動作状態の時に、電 圧降下手段を通して被起動回路に流れる電流がないた め、電圧降下手段の他方端の電位を第1の電源電位ある いは第2の電源電位とほぼ同じ電位とすることができ る。

【0032】そして、第1の絶縁ゲート型トランジスタ のオン抵抗の抵抗値の設定をダイオード手段のオン抵抗 より十分大きくしておくことで、ダイオード手段がオン 状態のときにそのカソードの電位は、アノードの電位に 対して所定の電圧降下分に相当する電位差だけ異なった 電位にすることができる。

【0033】従って、スイッチング手段の制御端子と入 力端子との間にダイオード手段で発生する所定の電圧降 下に相当する電位差が生じて、それによってスイッチン グ手段が接続状態となる。スイッチング手段が接続状態 となることで被起動回路にスイッチング手段を通して電 流を供給することができる。

【0034】スイッチング手段が接続状態となって被起 動回路が起動することによって電圧降下手段を通して電 流が流れはじめると、電圧降下手段に発生する電圧降下 によってその入力端子と制御端子との間の電位差が小さ くなり、スイッチング手段は非接続状態となる。

【0035】そして、これら第1の絶縁ゲート型トラン ジスタ、ダイオード手段、電圧降下手段及びスイッチン グ手段は、半導体集積回路を構成する第1導電型及び第 2 導電型の絶縁ゲート型トランジスタを製造する工程に よって同時に形成することが可能である。

【0036】第2の発明における第1の絶縁ゲート型ト ランジスタは、例えば電源を投入することによって第1 の電源電位と第2の電源電位との電位差が0Vから半導 体集積回路動作時の定格電圧へと変化するため、ゲート

50

3.0

50

を第1あるいは第2の電源電位に接続することで第1の電源電位と第2の電源電位との電位差が第1の絶縁ゲート型トランジスタのしきい値電圧より大きくなったときにオン状態となる。

【0037】第1の絶縁ゲート型トランジスタのオン抵抗の抵抗値の設定をダイオード手段のオン抵抗より十分大きくしておくことで、ダイオード手段がオン状態のときにそのカソードの電位を、そのアノードの電位から所定の電圧降下分に相当する電位差だけ異なった電位にすることができる。

【0038】また、ダイオード手段のカソードの電位が 所定の電位よりも第2の電源電位に近いときには被起動 回路が非動作状態になっていることが多く、このときイ ンパータは第1の電源電位を出力するので、スイッチン グ手段の制御端子と入力端子との間に生じる電位差によ って、スイッチング手段が接続状態となる。スイッチン グ手段が接続状態となることで被起動回路にスイッチン グ手段を通して電流を供給することができる。

【0039】そして、ダイオード手段のカソードの電位が所定の電位よりも第1の電源電位に近づくと、インバ 20 ータの出力が第2の電源電位となり、スイッチング手段は非接続状態となる。

【0040】これら第1の絶縁ゲート型トランジスタ、ダイオード手段、インバータ、電圧降下手段及びスイッチング手段は、第1導電型及び第2導電型の絶縁ゲート型トランジスタを製造する工程によって同時に形成することが可能である。

【0041】第3の発明におけるダイオード手段を、第1あるいは第2の電源電位に接続されたソース、並びにスイッチング手段の制御電極に接続されたゲート及びドレインを有する他の絶縁ゲート型トランジスタで構成することによって、ダイオード手段は第1導電型及び第2導電型の絶縁ゲート型トランジスタと同様の製造工程で容易に形成できる。

【0042】第4の発明における電圧降下手段は、第1 あるいは前記第2の電源電位に接続された一方端、及び 被起動回路に接続された他方端を有し、一方端と他方端 との間に所定の抵抗値を持つ拡散抵抗で構成することに よって、所定の抵抗値を有する電圧降下手段を第1導電 型及び第2導電型の絶縁ゲート型トランジスタと同様の 40 製造工程で容易に形成することができる。

【0043】第5の発明における複数の第1の絶縁ゲート型トランジスタは、例えば電源を投入することによって第1の電源電位が第2の電源電位と半導体集積回路動作時の通常の第1の電源電位との間で変化するため、第1の電源電位あるいは第2の電源電位に共通にゲートを接続し、第1の電源電位と第2の電源電位との間に直列に接続することによって、第1の電源電位と第2の電源電位との電位差が第1の絶縁ゲート型トランジスタのしきい値電圧より大きくなったときにオン状態となるよう

にしてある。複数の第1の絶縁ゲート型トランジスタの オン抵抗の抵抗値の設定をダイオード手段のオン抵抗よ り十分大きくしておくことで、ダイオード手段がオン状 態のときにそのカソードの電位を、そのアノードの電位 に対して所定の電圧降下分に相当する電位差だけ異なっ た電位にすることができる。

【0044】また、電圧降下手段を通して非起動回路に流れる電流がないため、バイアス供給回路が非動作状態の時に電圧降下手段の他方端の電位を第1の電源電位あるいは第2の電源電位とほぼ同じ電位とすることができる。

【0045】従って、スイッチング手段の制御端子と入力端子との間にダイオード手段で発生する所定の電圧降下に相当する電位差が生じて、それによってスイッチング手段がオンする。スイッチング手段が接続状態となることで非起動回路にスイッチング手段を通して電流を供給することができる。

【0046】スイッチング手段が接続状態となって被起動回路が起動することによって電圧降下手段を通して電流が流れはじめると、電圧降下手段に発生する電圧降下によってその入力端子と制御端子との間の電位差が小さくなり、スイッチング手段は非接続状態となる。

【0047】そしてこの場合、複数の第1の絶縁ゲート型トランジスタは、直列に接続することで、ゲート・ソース間の電圧を小さくして、複数の第1の絶縁ゲート型トランジスタの全体の抵抗値は、一つの絶縁ゲート型トランジスタで構成するのに比べて、同一面積でも、より高くすることができる。

【0048】第6の発明における第1の絶縁ゲート型トランジスタは、例えば電源を投入することによって第1の電源電位と第2の電源電位との電位差が0Vから半導体集積回路動作時の定格電圧へと変化するため、ゲートを第1あるいは第2の電源電位に接続することで第1の電源電位と第2の電源電位との電位差が第1の絶縁ゲート型トランジスタのしきい値電圧より大きくなったときにオン状態となる。

【0049】第1の絶縁ゲート型トランジスタのオン抵抗の抵抗値の設定をダイオード手段のオン抵抗より十分大きくしておくことで、ダイオード手段がオン状態のときにそのカソードの電位を、そのアノードの電位に対して所定の電圧降下分に相当する電位差だけ異なった電位にすることができる。

【0050】ダイオード手段のカソードの電位が所定の電位よりも第2の電源電位に近いときには被起動回路が非動作状態になっていることが多く、このときインバータは第1の電源電位を出力するので、スイッチング手段の制御端子と入力端子との間に生じる電位差によって、スイッチング手段が接続状態となる。スイッチング手段が接続状態となることで被起動回路にスイッチング手段を通して電流を供給することができる。

【0051】ダイオード手段のカソードの電位が所定の 電位よりも第1の電源電位に近づくと、インバータの出 力が第2の電源電位となり、スイッチング手段は非接続 状態となる。

【0052】そしてこの場合、複数の第1の絶縁ゲート 型トランジスタは、直列に接続することで、ゲート・ソ ース間の電圧を小さくして、複数の第1の絶縁ゲート型 トランジスタの全体の抵抗値は、一つの絶縁ゲート型ト ランジスタで構成するのに比べて、同一面積でも、より 高くすることができる。

【0053】第7の発明におけるインパータが電圧降下 手段の他方端の電圧に応じて第2のスイッチ手段の導通 ・非導通を制御することによって、被起動回路を起動す る際に第2のスイッチ手段に与えるために電圧降下手段 が発生させなければならない電圧を小さくでき、電圧降 下手段の占有面積を減少させることができるという効果 がある。

【0054】第8の発明におけるインパータのしきい値 電圧は、第1の電位に近づけことで電圧降下手段が一方 端と他方端との間に有す抵抗値を小さくすることが可能 20 になるが、インパータと電圧降下手段にはそれぞれ設計 条件の許容範囲が存在する。従って、その設計条件の範 囲内でインバータのしきい値電圧と電圧降下手段の抵抗 値との間に適切な関係を与えることにより、インバータ の占有面積と電圧降下手段の占有面積との和が最小にな るようにすることができる.

[0055]

【実施例】以下、この発明の第1実施例について図1及 び図2を用いて説明する。図1はこの発明の第1実施例 v によるCMOSICで構成された起動回路の構成を示す 30 ための回路図である。図において、符号3 a で示された 点線で囲まれている回路は、起動回路であり、起動回路 3 aによって起動されるバイアス供給回路4は、図10 に示した従来のバイアス供給回路4と同じ回路構成であ る。

【0056】図において、Q1はソースを電源電位点1 に接続したPMOS、R4は一方端を電源電位点1に接 続するとともに、他方端をバイアス供給回路4に接続し た抵抗、Q8~Q10は共にゲートを電源電位点1に接 続し、PMOSQ1のドレインと接地電位点2との間に 40 直列に接続されたNMOS、Q2は抵抗R4の他方端に 接続するとともに、ドレインをバイアス供給回路4に接 続したPMOSである。PMOSQ2は、そのゲートを NMOSQ8のドレインに接続して、NMOSQ8のド レインと抵抗R4の他方端との間に発生する電圧によっ てオン状態とオフ状態との切替えを行う。

【0057】次に、起動回路の設計例を示す。PMOS Q1のドレインとNMOSQ8のドレインとの接続点を ノード20とし、ノード20の電位をV,。とする。ま た、PMOSQ1がオンしている状態でのPMOSQ1 50 のゲート・ソース間電圧をV.,,とすると、ノード20 の電位Vィィは、(V゚゚ーVィょ、)で与えられる。

【0058】また、バイアス供給回路4が動作している 状態で抵抗R4を通してバイアス供給回路4に流れる電 流をI.、抵抗R4の抵抗値をr.とすると、PMOS Q2のソース電位は、(Voo-r、×I)で与えられ

【0059】従って、PMOSQ2のゲート・ソース間 電圧 V ες ;は、(V ը ը ー r 、 × I լ) ー (V ը ը ー

10 V::,) で与えられ、この式を整理すると、(V::, $r_i \times I_i$) となる。つまり、PMOSQ2のゲート・ ソース間電圧Viiiは、PMOSQ1のスレッシュホー ルド電圧と抵抗R4で発生する電圧降下によって決ま り、電源電位V。。の変動に依存しない値となる。

【0060】バイアス供給回路4が動作したとき、PM OSQ2をオフさせるには、PMOSQ2のスレッシュ ホールド電圧Vィュ、よりゲート・ソース間電圧Vィュ、を 小さくする必要がある。従って、バイアス供給回路 4 が 動作しているとき、 V_{11} , $>V_{11}$, -r, $\times I$, という 条件を満たさなければならない。通常、V: は、0.6 ~ 0. 9 V なので、例えば、P M O S Q 1 のゲート・ソ ース間電圧V:s: を 0.85 V と し、r × I を 1 V とすれば、この条件は満たされる。電源電位 V。。を5 V、PMOSQ1からNMOSQ8, Q9, Q10を通 って流れる電流 I。を28 µAとすると、直列に接続さ れたNMOSQ8, Q9, Q10の全オン抵抗rは、r = $(V_{\mathfrak{p}} - V_{\mathfrak{s}_{\mathfrak{s}_{1}}}) \div I$, $h \in 150 k \Omega$ case.

[0061] CCT, NMOSQ8, Q9, Q1007 れぞれが50kΩ以上の抵抗値を有することが必要であ り、そのためには、ゲート長Lを小さくし、ゲート幅W をゲート長しの30倍にすることで実現できる。この時 のゲート長Lとゲート幅Wとを抵抗のパターンに置き換 えた場合、30シート分となる。例えば、同一形状で、 かつMOSトランジスタ製造工程と同一工程で作成した 抵抗を用いると約3kΩとなり、NMOSQ8~Q10 が有する抵抗値50kΩと比べて非常に小さいものとな

【0062】NMOSQ8~Q10は電源電位V,,の変 動によって多少抵抗値が変化するが、電源電位V。。、が 高いほど抵抗値が低くなるので、最も電源電位V。が高 い状態でNMOSQ8~Q10の抵抗値を設定すればよ

【0063】図1に示した起動回路3aでは、複数のN チャネルMOSトランジスタを直列に接続している。M OSトランジスタのオン抵抗R。は数1で表される。な お、数1において、βはトランジスタ利得係数である。

[0064]

【数1】

$$RON = \frac{17}{\beta \left\{ (VGS - VTH) - VDS \right\}}$$

【0065】従って、NチャネルMOSトランジスタ1 個で構成する場合に比べて、NMOSQ8, Q9のゲー ト・ソース間電圧Vはが小さくなるので、同じゲート幅 で得ることができるオン抵抗R。の抵抗値は複数個に分 割して直列に接続したほうが大きくなる。そのため、同 じ抵抗値を得るのに複数個のMOSトランジスタを直列 接続するほうがゲート幅が小さくなり、パターンレイア 10 ウト面積が小さくなる。

[0066] PMOSQ1 \sim Q4, NMOSQ5 \sim Q1 0及び抵抗R3, R4は同一の工程で作成されるものと して、そのサイズあるいは特性値は、PMOSQ1のゲ ート幅とゲート長の比(以下W/Lという)が200/ 3、PMOSQ2のW/Lが30/3、抵抗R3の抵抗 値が10kΩ、抵抗R4の抵抗値が5kΩ、PMOSQ 3 OW/L 1 5 4 0 / 3 . PMO S Q 4 OW/L 1 4 0 /3、NMOSQ5~Q7のW/Lが10/2、NMO SQ8~Q10のW/Lが4/120である。また、通 20 常動作時の電源電位V島は5Vである。

【0067】図2は図1に示した起動回路3aの構成を 示すレイアウト図である。図2は図11と同じ割合で拡 大してある。図において、10はゲート電極、11はソ ース電極、12はドレイン電極、13は拡散領域、14 は各電極間、電極と拡散領域、あるいは拡散領域間の接 続を行うため配線、15は配線14と各電極や拡散領域 との接続を行うためのコンタクトホールである。また、 図2において、図1と同一符号は図1と同一部分を示 す。抵抗R2は、PMOSトランジスタあるいはNMO 30 Sトランジスタを製造する段階で作られた拡散領域13 を複数本直列に接続することによって所望の抵抗値を得 ている。そして、NMOSQ8~Q10によってPMO SQ2のゲート電位を与えているため、図11に示した 従来の抵抗R1の占有面積に比べて、NMOSQ8~Q 10の占有面積が小さいため起動回路3 a はその占有面 積を小さくできる。また、NMOSQ8~Q10に分割 することで、それらを配置する際のレイアウトの自由度 が向上し、レイアウトが容易になる。

【0068】次に、起動回路3aの動作について説明す る。電源電位V。。は、電源が投入される前は、接地電位 GNDである。

【0069】電源が投入されて電源電位V。。が上昇し、 電源電位V。。と接地電位GNDとの電位差がNMOSQ 8~Q10のしきい値電圧より大きくなった時点で、N $MOSQ8\sim Q10$ はオンする。

【0070】PMOSQ1は、順方向を向けて接続され たダイオードと同じ動作するので、電源が投入されて、 電源電位V。のが接地電位GNDから上昇して、PMOS Q1のゲート・ソース間の電圧がPMOSQ1のしきい 50 基板50上にエピタキシャル層を形成した後、エピタキ

電圧を越えた時点で、ソースからドレインに向かってオ ン電流を流し始める。この電流が全てNMOSQ8~Q 10を通して接地電位 GNDに流れるので、この電流に よってNMOSQ8のドレインとNMOSQ10のソー スとの間に電圧が発生し、従ってノード20の電位は電 流の増加、即ち電源電位V。。の上昇に伴って高くなる。 【0071】また、PMOSQ2は、ソースが抵抗R4 を介して電源電位点1に接続されており、そのため、バ イアス供給回路4が動作していない状態では抵抗R4か らバイアス供給回路4に電流がながれず、電源電位V。 の上昇に伴ってソース電位が上昇する。ソース電位が上 昇して、ノード20の電位とPMOSQ2のソース電位 との差がPMOSQ2のしきい電圧より大きくなるとド レイン電流が流れ始める。

【0072】PMOSQ2がオンすることによってバイ アス供給回路4のNMOSQ5、Q6のゲート電位が上 昇すると、パイアス供給回路4に起動がかかる。パイア ス供給回路4に起動がかかると、抵抗R4を通して電流 が流れはじめ、この電流によって抵抗R4で電圧降下が 発生する。そのため、PMOSQ2のソース電位が下が り、また、ノード20の電位が上昇するのと合わせて、 PMOSQ2はオフする。

【0073】また、瞬間的に電源電位V。。が下がった場 合等、バイアス供給回路4が動作しなくなった場合に も、抵抗R4に流れる電流が無くなってPMOSQ2の ソースが電源電位V。。と同じになることで、PMOSQ 2のしきい値電圧より大きくなり、PMOSQ2にドレ イン電流が流れはじめ、バイアス供給回路4に起動がか かる。

【0074】次に、図13乃至図18を用いて図2に示 した起動回路の製造工程について説明する。図2におい て、一点鎖線で示したa-a断面図、b-b断面図及び c-c断面図を図13~図18の(a)、(b)及び (c) にそれぞれ示す。ただし、図13乃至図18はそ の構成を説明するための概念図であり、図における各部 の大きさは図2とは一致しない。

【0075】図13乃至図18において、50はP型基 板、51はNウエル、52はPウエル、53はフィール ド酸化膜、54はMOSトランジスタのゲート電極を形 成するためのポリシリコン、55はMOSトランジスタ のゲート電極を形成するためのタングステンシリサイ ド、56はNMOSトランジスタのソースまたはドレイ ンを形成するためのN' 拡散層、57はMOSトランジ スタのゲート絶縁膜、58はPMOSトランジスタのソ ースまたはドレインを形成するための P'拡散層、59 は層間絶縁を行うための酸化膜、59はトランジスタの 電極や抵抗の端子との電気的接続を行うためのアルミニ ウム配線である。

【0076】次に、製造工程を順に説明する。まず、P

30

シャル層中に不純物を注入して、素子を形成するための Nウエル51及びPウエル52を形成する。そして、素 子を分離するためのフィールド酸化膜53を形成した状 態を示しているのが図13である。

【0077】次に、酸化膜上にMOSトランジスタのゲ ート電極を形成するためのポリシリコン54とタングス テンシリサイド55を設ける(図14)。そして、マス クを形成するとともにこのポリシリコン54及びタング ステンシリサイド55の積層体及びフィールド酸化膜5 3をマスクとして、不純物を注入し、NMOSトランジ 10 スタのソース及びドレインを形成するためのN'拡散層 56を形成する(図15)。その際、図15(b)に示 すように、拡散抵抗を形成するためのNウエル51にも N' 拡散層56を形成する。同様に、所定のマスクを形 成するとともにこのポリシリコン54及びタングステン シリサイド55の積層体及びフィールド酸化膜53をマ スクとして、不純物を注入し、PMOSトランジスタの ソース及びドレインを形成するためのP'拡散層58を 形成する。その後、N' 拡散層 5 6 や P' 拡散層 5 8 上 の酸化膜を除去する(図16)。

【0078】次に、N'拡散層56やP'拡散層58上 のコンタクトをとる必要のある部分を除いて配線層を形 成するため層間絶縁用の酸化膜59を形成する(図1 7)。そして各素子の電気的接続を行うためにアルミニ ウム配線60を形成する(図18)。

【0079】このように、図2に示したPMOSトラン ジスタQ1及びNMOSトランジスタQ8~Q10の製 造工程の中で拡散抵抗R4を形成することができる。ま た、図1に示すMOSトランジスタQ1~Q10の製造 工程の中で拡散抵抗 R 3, R 4 が構成できる。

【0080】なお、上記実施例では、NMOSQ8~Q 10にエンハンスメント形MOSFETを用いたが、デ プレッション形MOSFETを用いてもよく、上記実施 例と同様の効果を奏する。

【0081】次に、この発明の第2実施例を図3を用い て説明する。図3において、Q1はソースを電源電位点 1に接続したPMOS、R4は一方端を電源電位点1に 接続するとともに、他方端をバイアス供給回路4に接続 した抵抗、Q11~Q13は共にゲートを接地電位点2 に接続し、PMOSQ1のドレインと接地電位点2との 間に直列に接続されたPMOS、Q2は抵抗R4の他方 端に接続するとともに、ドレインをバイアス供給回路4 に接続したPMOSである。また、25はPMOSQ1 のドレインとPMOSQ11のドレインとの接続点であ るノードを示している。PMOSQ2は、そのゲートを PMOSQ11のドレインに接続して、PMOSQ11 のドレインと抵抗R4の他方端との間に発生する電圧に よってオン状態とオフ状態との切替えを行う。パイアス 供給回路4の構成は、第1実施例に示したバイアス供給 回路4と同一の構成である。

【0082】起動回路3bは、PMOSQ1、Q2、Q 11~Q13及び抵抗R4で構成されている。PMOS Q11~Q13はゲートを接地電位点2に接続し、PM OSQ1のドレインと接地電位点2との間に直列に接続 されている。その他の構成は図1に示した回路と同じで あり、図3に示す起動回路3bが図1に示した起動回路 3 a と異なる点は、PMOSQ1のドレインと接地電位 点2との間に直列に接続されるMOSトランジスタをゲ ートを接地電位GNDに接続したPチャネルMOSトラ ンジスタとした点である。

【0083】図3に示した回路の動作は、電源電位V。 が上昇することによってPMOSQ11~Q13がオン するとノード25の電位が下がるので、PMOSQ2が オンし、図1に示した起動回路3aと同じ働きをするよ うな動作となる。そのためには、直列に接続されたPM OSQ11~Q13の抵抗値が、図1中の直列に接続さ れたNMOSQ8~Q10の抵抗値と同等の値を有する ことが必要である。そして、このようなPMOSQ11 ~Q13を用いることによって第1実施例と同様に占有 面積を削減することができる。

【0084】次に、この発明の第3実施例を図4を用い て説明する。図4はこの発明の第3実施例によるСМО SICで構成された起動回路の構成を示すための回路図 である。図において、Q15はソースを接地電位点2に 接続したNMOS、Q17はドレインをNMOSQ15 のドレイン及びゲートに接続するとともに、ゲートを接 地電位点2に接続したPMOS、Q18はソースを電源 電位点1に接続し、ドレインを PMOSQ17のソース に接続し、ゲートを接地電位点2に接続したPMOSで ある。また、符号3dで示された点線で囲まれている回 路は、起動回路であり、起動回路3dによって起動され るパイアス供給回路は、符号4aで示す点線で囲まれた 回路である。

【0085】さらに、R5は一方端を接地電位点2に接 続するとともに、他方端をバイアス供給回路4aに接続 した抵抗、Q16はソースを抵抗R5の他方端に接続す るとともに、ドレインをバイアス供給回路4aに接続し たNMOSである。NMOSQ16は、そのゲートをN MOSQ15のドレインに接続して、抵抗R5の他方端 とNMOSQ15のドレインとの間に発生する電圧によ ってオン状態とオフ状態との切替えを行う。

【0086】バイアス供給回路4aは、抵抗R6とNM OSQ19, Q20とPMOSQ21~Q23で構成さ れている。

【0087】抵抗R6の一方端及びNMOSQ20のソ ースは、抵抗R5の他方端に接続されている。NMOS Q19のソースは抵抗R6の他方端に接続され、NMO SQ19のドレインはPMOSQ21のドレインに接続 されている。NMOSQ19のゲートはNMOSQ20 50 のゲート及びドレインに接続されている。PMOSQ2

2のドレインはNMOSQ20のドレインに接続されるとともに、PMOSQ22のゲートはPMOSQ21のゲート及びドレインに接続されている。PMOSQ21、Q22のソースは電源電位点1に接続されている。PMOSQ23は、ゲートをPMOSQ21のゲートに接続されるとともに、ソースを電源電位点1に接続され、ドレインを通して直流電流を供給する。

【0088】次に、起動回路3aの動作について説明する。電源電位Vいは、電源が投入される前は、接地電位 GNDである。電源が投入されて電源電位Vいが上昇し、電源電位Vいと接地電位GNDとの電位差がPMO SQ17,Q18のしきい値電圧より大きくなった時点で、PMOSQ17,Q18はオンする。

【0089】NMOSQ15は、順方向を向けて接続されたダイオードと同じ動作するので、電源が投入されて、電源電位Vnnが接地電位GNDから上昇して、NMOSQ15のしきい電圧を越えた時点で、ソースからドレインに向かってオン電流を流し始める。この電流が全てPMOSQ17、Q18を通して電源電位Vnnに流れるので、この電流によってPMOSQ17のドレインとPMOSQ18のソースとの間に電圧が発生するが、NMOSQ15のオン抵抗に比べてPMOSQ17、Q18のオン抵抗が大きいため、、ノード35の電位は電流の増加、即ち電源電位Vnnの上昇とは無関係にNMOSQ15のしきい値電圧付近にある。

【0090】また、NMOSQ16は、ソースが抵抗R5を介して接地電位点2に接続されており、そのため、バイアス供給回路4aが動作していない状態ではソース電位が接地電位GNDにある。そして、ノード35の電30位とNMOSQ16のしきい電圧より大きくなるとドレイン電流が流れ始める。

【0091】NMOSQ16がオンすることによってバイアス供給回路4aのPMOSQ21,Q22のゲート電位が下がると、バイアス供給回路4aに起動がかかる。バイアス供給回路4aに起動がかかると、抵抗R5を通して電流が流れはじめ、この電流によって抵抗R5で電圧降下が発生する。そのため、NMOSQ16のソース電位が上がり、NMOSQ16はオフする。

【0092】また、瞬間的に電源電位V。が下がった場合等、例えばノード35の電位が0VからNMOSQ15のしきい値電圧上がった状態でバイアス供給回路4aが動作しなくなった場合には、抵抗R5に流れる電流が無くなってNMOSQ16のソースが接地電位GNDと同じになることで、NMOSQ16のしきい値電圧より大きくなり、NMOSQ16にドレイン電流が流れはじめ、バイアス供給回路4aに起動がかかる。

【0093】なお、上記実施例では、PMOSQ17、 Q18にエンハンスメント形MOSFETを用いたが、 デプレッション形MOSFETを用いてもよく、上記実施例と同様の効果を奏する。

【0094】次に、この発明の第4実施例について図5を用いて説明する。図5はこの発明の第4実施例によるCMOSICで構成された起動回路の構成を示すための回路図である。図において、符号3eで示された点線で囲まれている回路は、起動回路であり、起動回路3eによって起動されるバイアス供給回路4aは、図4に示したパイアス供給回路4aと同じ回路構成である。

【0095】図において、Q24はソースを電源電位点1に接続したPMOS、R7は一方端を接地電位点2に接続するとともに、他方端をパイアス供給回路4aに接続した抵抗、Q25~Q27は共にゲートを電源電位点1に接続し、PMOSQ24のドレインと接地電位点2との間に直列に接続されたNMOS、Q28は抵抗R7の他方端に接続するとともに、ドレインをパイアス供給回路4aに接続したNMOSである。NMOSQ28は、そのゲートをインパータ41を介してNMOSQ25のドレインに接続して、NMOSQ25のドレインの電位に応じてインパータ41が出力する電圧によってオン状態とオフ状態との切替えを行う。

【0096】インパータ41によってNMOSQ28のオン状態、オフ状態の切替えを行うため、ノード40の電位がインパータ41のしきい値電圧より高いか否かによってNMOSQ28のオン・オフ動作を確実に行える。従って、NMOSQ25~Q27の抵抗値は、電源電位 V_{10} が動作電圧(5V)のとき、ノード40の電位がインパータ41のしきい値電圧より十分高くなるように設定してあれば良い。

【0097】なお、図8にインバータ41とその回路構成例を示す。図8において、41aはインバータ41の入力端、41bはインバータ41の出力端である。Q41はエンハンスメント形PMOS、Q42~Q44、Q46はエンハンスメント形NMOS、Q45はデプレッション形NMOSである。図8(b)にはCMOSインバータ、図8(c)、図8(d)にはNMOSインバータを示してある。

【0098】次に、この発明の第5実施例について図6を用いて説明する。図6はこの発明の第5実施例による40 CMOSICで構成された起動回路の構成を示すための回路図である。図において、符号3fで示された点線で囲まれている回路は、起動回路であり、起動回路3fによって起動されるバイアス供給回路4は、図1に示したバイアス供給回路4と同じ回路構成である。

【0099】図において、Q29はソースを接地電位点2に接続したNMOS、R8は一方端を電源電位点1に接続するとともに、他方端をパイアス供給回路4に接続した抵抗、Q30、Q31は共にゲートを接地電位点2に接続し、NMOSQ29のドレインと電源電位点1と50間に直列に接続されたPMOS、Q32は抵抗R8の他

方端に接続するとともに、ドレインをパイアス供給回路 4に接続したPMOSである。PMOSQ32は、その ゲートをインバータ46を介してNMOSQ29のドレ インに接続して、NMOSQ29のドレインの電位に応 じてインバータ46が出力する電圧によってオン状態と オフ状態との切替えを行う。

【0100】インパータ46によってPMOSQ32の オン状態、オフ状態の切替えを行うため、ノード45の 電位がインバータ46のしきい値電圧より高いか否かに よってPMOSQ32のオン・オフ動作を確実に行え る。従って、PMOSQ30、Q31の抵抗値は、電源 電位V。。が動作電圧(5V)のとき、ノード45の電位 よりインパータ46のしきい値電圧が十分高くなるよう に設定してあれば良い。

【0101】なお、図9にインパータ46とその回路構 成例を示す。図9において、46aはインパータ46の 入力端、46bはインパータ46の出力端である。Q4 8 はエンハンスメント形 N M O S 、 Q 4 7 , Q 4 9 ~ Q 51はエンハンスメント形PMOS、Q52はデプレッ ション形PMOSである。図8(b)にはCMOSイン 20 パータ、図8(c),図8(d)にはPMOSインバー 夕を示してある。

【0102】次に、この発明の第6実施例について図7 を用いて説明する。図7はこの発明の第6実施例による CMOSICで構成された起動回路の構成を示すための 回路図である。図において、符号3gで示された点線で 囲まれている回路は、起動回路であり、起動回路3gに よって起動されるパイアス供給回路4は、図1に示した バイアス供給回路4と同じ回路構成である。

【0103】図において、Q33はソースを電源電位点 30 1に接続したPMOS、R9は一方端を電源電位点1に 接続するとともに、他方端をバイアス供給回路4に接続 した抵抗、Q34は共にゲートを接地電位点2に接続 し、PMOSQ33のドレインと接地電位点2との間に 接続されたデプレッション形NチャネルMOSトランジ スタ、Q35は抵抗R9の他方端に接続するとともに、 ドレインをバイアス供給回路4に接続したPMOSであ る。PMOSQ35は、そのゲートをNMOSQ34の ドレインに接続して、NMOSQ34のドレインと抵抗 R9の他方端との間に発生する電圧によってオン状態と 40 オフ状態との切替えを行う。

【0104】NMOSQ34は、デプレッション形で、 ゲートが接地電位GNDに接続されているので、電源電 位V。の変動に関係なく、常にオン状態である。従っ て、NMOSQ34のオン抵抗が図10に示した抵抗R 1と同程度の抵抗値を有しており、他の対応する部分が 同じ特性を有していれば、起動回路3gは従来の起動回 路3と同様の動作を行う。

【0105】次に、この発明の第7実施例について図1 9乃至図21を用いて説明する。図19はこの発明の第 50 ながれ始めると、NMOSトランジスタQ5とカレント

7 実施例による起動回路と被起動回路との構成を示す回 路図である。図19において、3hは起動回路、R12 は電源電位点1に接続された一方端とノード70に接続 された他方端とを有する抵抗、Q63は接地電位点2に 接続されたソース、ノード70に接続されたドレイン及 びバイアス供給回路4に接続されたゲートを有するNM OSトランジスタ、R13は電源電位点1に接続された 一方端及びパイアス供給回路 4 の抵抗 R 3 の一方端に接 続された他方端を有する抵抗、71はノード70に接続 10 された入力端子及び入力端子の電位に応じた出力を出す ための出力端子とを有するインパータ、Q64は抵抗R 13の他方端に接続されたソース、インバータ71の出 カ端子に接続されたゲート及びバイアス供給回路4のP MOSトランジスタQ3のドレインに接続されたドレイ ンを有するPMOSトランジスタである。

【0106】インバータ71は図20に示すように、ス レッシュホールド電圧を高く設計されたものを用いる。 同図中の100はスレッシュホールド電圧を(V。)/ 2) に設定した標準的なインバータの入出力特性、10 1はスレッシュホールド電圧をV...近くの高い値に設定 した図19に示したインバータ71の入出力特性であ なお、図23において、V11はインパータの入力 電圧、Vour はインバータの出力電圧を示している。ス レッシュホールド電圧は3·V。/4とV。との間に設 定することが好ましい。スレッシュホールド電圧を3・ V₁,/4とV₁,との間に設定することによって最適な設 計値を得ることができることが多いためである。

【0107】次に図19に示した起動回路3hの動作に ついて説明する。電源投入直後、NMOSトランジスタ Q63には電流が流れていないため、ノード70の電位 は電源電位点1の電位と導電位となり、V。。となる。ノ ード70の電位がV。。となっているので、インパータ7 1の出力はGND電位となる。このためPMOSトラン ジスタQ64はオンし、NMOSトランジスタQ5のゲ ート電位があがる。

【0108】NMOSトランジスタQ5のゲート電位が 上昇してNMOSトランジスタQ5に電流が流れると、 NMOSトランジスタQ5とカレントミラー回路を構成 しているNMOSトランジスタQ6もオンしてドレイン 電流を流す。NMOSトランジスタQ6に電流が流れる ことによってPMOSトランジスタQ4のゲート電位が 降下し、PMOSトランジスタQ4がオンする。そし て、PMOSトランジスタQ4とカレントミラー回路を 構成しているPMOSトランジスタQ3もオンして電流 がながれ始める。また、NMOSトランジスタQ5とカ レントミラー回路を構成しているトランジスタQ7にも 電流がながれ、NMOSトランジスタQ7を通して一定 の電流が供給される。

【0109】一方、NMOSトランジスタQ5に電流が

ミラー回路を構成しているNMOSトランジスタQ63のゲート電位が上昇し、NMOSトランジスタQ63のソース・ドレイン間の抵抗値が下降する。そして、抵抗R12の電圧降下が増大する。この電圧降下によって発生する電圧の値を V_{11} とすると、 V_{15} - V_{11} の値がインバータ71のスレッシュホールド電圧を下回ったとき、インバータ71の出力は反転してPMOSトランジスタQ64はオフするため、起動回路3hはオフする。

【0110】また、瞬間的に V_{00} が下がりバイアス供給回路4が作動しなくなった場合、NMOSトランジスタQ5に電流が流れなくなるとともにNMOSトランジスタQ63に電流が流れなくなるため、Jード70の電位が再び V_{00} に上がり、インバータ71の出力がGND電位となり、バイアス供給回路4は再起動する。

【0111】以上のようにこの発明の第7実施例の起動回路3hによると以下の効果がある。

【0112】(1) PMOSトランジスタQ64のゲート電位は、インバータ71のスレッシュホールド電圧と密接な関係を持つため、スレッシュホールド電圧が高いほど、抵抗R12の抵抗値は小さな値ですむので、レイアウト面積を少なくすることができる。

【0113】(2) NMOSトランジスタQ63のドレイン電流が多いほど、つまりNMOSトランジスタQ63とNMOSトランジスタQ5のミラー比が大きいほど抵抗R12での電圧降下が大きくなり、抵抗R12の抵抗値は小さな値ですむため、レイアウト面積を少なくすることができる。

【0114】つまり、PMOSトランジスタQ64のゲート電位はインバータ71のスレッシュホールド電圧、抵抗R12の抵抗値、抵抗R12を流れる電流の3つの 30パラメータによってスイングさせることができるため上記3つのパラメータの組み合わせで最もレイアウト面積の小さいものを選ぶことにより小さなレイアウト面積を得ることができる。

【0115】図21は起動回路3hの構成を示すレイア ウト図であり、レイアウト面積が小さくなったことを示 すための図である。拡大の割合は図11と同じである。 図において、10はゲート電極、11はソース電極、1 2はドレイン電極、13は拡散領域、14は各電極間、 電極と拡散領域、あるいは拡散領域間の接続を行うため 配線、15は配線14と各電極や拡散領域との接続を行 うためのコンタクトホールである。Q65はインバータ 71を構成するための PMOSトランジスタ、Q66は インバータ71を構成するためのNMOSトランジスタ である。また、図21において、図19と同一符号は図 1と同一部分を示す。抵抗R12及びR13は、PMO Sトランジスタを製造する段階で作られた拡散領域13 を複数本直列に接続することによって所望の抵抗値を得 ている。そして、インバータ71のしきい値電圧を電源 電圧 V。。 に近づけるため、PMOSトランジスタQ65 とNMOSトランジスタQ66のトランジスタサイズを極端に異なったサイズとしている。図21に示すPMOSトランジスタQ65のW/Lが1.5/2.0、NMOSトランジスタQ66の<math>W/Lが200/2.0に設定されている。

【0116】インバータ71のしきい値電圧が高いため、抵抗R12の抵抗値を小さくでき、図11に示した従来の抵抗R1の占有面積に比べて、PMOSトランジスタQ65とNMOSトランジスタQ66の占有面積の10 和の方が小さいため起動回路3hはその占有面積を小さくできる。ただし、インバータ71のしきい値を際限なく電源電圧V。に近づければ良いというようなものではなく、PMOSトランジスタQ66と抵抗R12の設計条件を満たすようにするために、占有面積が最も小さくなる最適なサイズが存在する。

【0117】また図12における抵抗R11は、この抵抗R11による電圧降下を利用して同図中のNMOSトランジスタQ61をオン・オフさせるためのものであったが、図19における抵抗R13は、電源投入時からPMOSトランジスタQ64がオフするまでの貫通電流を少なくするためのものであり、貫通電流を気にする必要のない場合は取り除くこともできるため、これによのでも小さなレイアウト面積を得ることができる。この様子を図24に示す。図24に示した起動回路3mと図19の起動回路3hとの違いは抵抗R13の存在の有無だけである。

【0118】次に、この発明の第8実施例について図2 2及び図23を用いて説明する。図22はこの発明の第 8 実施例による起動回路と被起動回路との構成を示す回 路図である。図22において、3kは起動回路、R14 は接地電位点2に接続された一方端とノード75に接続 された他方端とを有する抵抗、Q67は電源電位点1に 接続されたソース、ノード75に接続されたドレイン及 びパイアス供給回路4aのNMOSトランジスタQ19 のドレインに接続されたゲートを有するPMOSトラン ジスタ、 R 1 5 は接地電位点2に接続された一方端及び バイアス供給回路4aの抵抗R6の一方端に接続された 他方端を有する抵抗、76はノード75に接続された入 力端子及び入力端子の電位に応じた出力を出すための出 カ端子とを有するインバータ、Q68は抵抗R15の他 方端に接続されたソース、インバータ76の出力端子に 接続されたゲート及びバイアス供給回路4aのNMOS トランジスタQ19のドレインに接続されたドレインを 有するNMOSトランジスタである。

【0119】インバータ76は図23に示すように、スレッシュホールド電圧を低く設計されたものを用いる。なお、図23において、 V_{11} はインバータの入力電圧、 V_{011} はインバータの出力電圧を示している。スレッシュホールド電圧は V_{00} /4と0との間に設定することが

好ましい。スレッシュホールド電圧をV。ノ4と0との 間に設定することによって最適な設計値を得ることがで きる場合が多いためである。

【0120】同図中の100はスレッシュホールド電圧 を (V₁, / 2) に設定した標準的なインバータの入出力 特性、102はスレッシュホールド電圧をGND電位付 近の低い値に設定した本発明で用いるインバータの入出 力特性である。

【0121】第8実施例による起動回路3kについても

上記第7実施例と同じ理由でレイアウト面積を小さくで きるが、次の理由によりさらに面積を小さくすることが できる。

【0122】(1) インバータ71のスレッシュホー ルド電圧を低く設定しているため、インバータ中のPM OSトランジスタの面積を小さくすることができる。 一 般的なしきい値電圧を設定するための式を数2に示す。 [0123]

【数2】

$$V_{in} = \frac{V_{pp} + V_{thp} + V_{thn} \sqrt{\beta_n / \beta_p}}{1 + \sqrt{\beta_n / \beta_p}}$$

Vin:インバータの入力電圧

VDD:電源電圧

V_{thp}: Pチャネルトランジスタのしきい値電圧

V_{thn}: N チャネルトランジスタのしきい値電圧

8n:Nチャネルトランジスタのトランジスタ利得係数

βρ: Pチャネルトランジスタトランジスタ利得係数

【0124】一般に、Nチャネルトランジスタにおける トランジスタ利得係数βは、Pチャネルトランジスタに おけるトランジスタ利得係数βの約2倍あり、スレッシ ュホールド電圧を (V。) / 2) に設定するには、Pチャ ネルトランジスタのサイズをNチャネルトランジスタの サイズの2倍に設定する必要がある。

【0125】(2) インパータ71の出力はNMOS トランジスタに入力されているため、PMOSトランジ スタに比べて小さいサイズでよい。

【0126】なお、図19における抵抗R13と同様 に、図22における抵抗R15を省くことができる。つ まり、電源投入時からNMOSトランジスタQ68がオ フするまでの貫通電流を少なくするためのものであり、 貫通電流を気にする必要のない場合は取り除くこともで きるため、これによっても小さなレイアウト面積を得る ことができる。この様子を図25に示す。図25に示し た起動回路3 nと図19の起動回路3 hとの違いは抵抗 R13の存在の有無だけである。

び被起動回路を構成するトランジスタとしてMOSトラ ンジスタを用いた例を説明したが、起動回路及び被起動 回路を構成するトランジスタは他の絶縁ゲート型トラン ジスタであっても良く、上記各実施例と同様の効果を奏 する。

[0128]

【発明の効果】以上のように請求項1記載の発明の起動 回路によれば、第1の電源電位あるいは第2の電源電位 に接続されたゲート、第2の電源電位に接続されたドレ インあるいはソースを有する少なくとも一つの第1の絶 50 絶縁ゲート型トランジスタの製造工程によって容易に製

緑ゲート型トランジスタを備えて構成され、第1の絶縁 ゲート型トランジスタとダイオード手段と電圧降下手段 とスイッチング手段とが第1導電型及び第2導電型の絶 緑ゲート型トランジスタの製造工程によって製造可能で あるので、製造が容易で、パターンレイアウト面積の小 な起動回路を得ることができるという効果がある。

【0129】請求項2記載の発明の起動回路によれば、 第1の電源電位あるいは第2の電源電位に接続されたゲ 30 一ト、第2の電源電位に接続されたドレインあるいはソ ースを有する少なくとも一つの絶縁ゲート型トランジス 夕を備えて構成され、ダイオード手段とインバータと電 圧降下手段とスイッチング手段とが絶縁ゲート型トラン ジスタの製造工程によって製造可能であるので、製造が 容易で、パターンレイアウト面積の小な起動回路を得る ことができるという効果がある。

【0130】請求項3記載の発明の起動回路によれば、 ダイオード手段は、第1あるいは第2の電源電位に接続 されたソース、並びにスイッチング手段の制御電極に接 【0127】なお、上記各実施例において、起動回路及 40 続されたゲート及びドレインを有する第2の絶縁ゲート 型トランジスタで構成されており、第1導電型及び第2 導電型の絶縁ゲート型トランジスタの製造工程によって 容易に製造可能なため、パターンレイアウト面積の小な 起動回路を容易に得ることができるという効果がある。 【0131】請求項4記載の発明の起動回路によれば、 電圧降下手段は、第1あるいは第2の電源電位に接続さ れた一方端、及び被起動回路に接続された他方端を有 し、一方端と他方端との間に所定の抵抗値を持つ拡散抵 抗で構成されているので、第1導電型及び第2導電型の 造可能なため、パターンレイアウト面積の小な起動回路 を容易に得ることができるという効果がある。

【0132】請求項5及び請求項6記載の発明の起動回路によれば、第1の電源電位あるいは第2の電源電位に共通に接続されているゲート、ソース及びドレインを有し、第1の電源電位と第2の電源電位との間に直列に接続された複数の第1の絶縁ゲート型トランジスタを備えて構成されているので、パターンレイアウト面積が非常に小さな起動回路を得ることができるという効果がある。

【0133】請求項7及び請求項8記載の発明の起動回路によれば、電圧降下手段の他方端に接続された一方端。第2の電源電位に接続された他方端、及び被起動回路が非起動回路が非起動回路が非起動回路が非起動回路が比較的性力が成立。 態のときに一方端と他方端とがが起動している。 態のときに一方端と他方端と大なの間の抵抗値が比較的に大変となり、被起動回路が起動がまとなるが比較的に対態となる第1のスイッチ手段と、力端ではが大きに接続された入力端子の電位に近いときは出力端子から第2の電位を出力は出力に近いときは出力端子から第2の電位を出力するインので、電位に近いときは出力端子がの電位を出力するインので、を通過を引きまたができるとができるとができるとができるとができることができることができることができることができることができることができることができることができることができることができることができることができることができることができることできることができることができることができることができることでもことでもことでもことでもことでもことでもことでもことでもことでは、現の記述を記載している。

【図面の簡単な説明】

【図1】この発明の第1実施例による起動回路の構成を 説明するための回路図である。

【図2】図1に示した起動回路の構成を示すレイアウト図である。

【図3】この発明の第2実施例による起動回路の構成を 説明するための回路図である。

【図4】この発明の第3実施例による起動回路の構成を説明するための回路図である。

【図5】この発明の第4実施例による起動回路の構成を 説明するための回路図である。

【図6】この発明の第5実施例による起動回路の構成を説明するための回路図である。

【図7】この発明の第6実施例による起動回路の構成を説明するための回路図である。

【図8】この発明の第4実施例による起動回路に用いる

インパータの構成を示す回路図である。

【図9】この発明の第5実施例による起動回路に用いる インバータの構成を示す回路図である。

【図10】従来の起動回路の構成を説明するための回路 図である。

【図11】図10に示した起動回路の構成を示すレイアウト図である。

【図12】従来の起動回路の構成を説明するための回路 図である。

10 【図13】この発明の第1実施例による起動回路の製造行程を説明するための断面図である。

【図14】この発明の第1実施例による起動回路の製造 行程を説明するための断面図である。

【図15】この発明の第1実施例による起動回路の製造 行程を説明するための断面図である。

【図16】この発明の第1実施例による起動回路の製造行程を説明するための断面図である。

【図17】この発明の第1実施例による起動回路の製造 行程を説明するための断面図である。

20 【図18】この発明の第1実施例による起動回路の製造 行程を説明するための断面図である。

【図19】この発明の第7実施例による起動回路の構成を説明するための回路図である。

【図20】この発明の第7実施例による起動回路に用いるインバータの構成を説明するためのグラフである。

【図21】図20に示した起動回路の構成を示すレイアウト図である。

【図22】この発明の第8実施例による起動回路の構成を説明するための回路図である。

30 【図23】この発明の第8実施例による起動回路に用いるインバータの構成を説明するためのグラフである。

【図24】この発明の第7実施例による起動回路の他の 態様を示す回路図である。

【図25】この発明の第8実施例による起動回路の他の 態様を示す回路図である。

【符号の説明】


3, 3 a ~ 3 n 起動回路

4. 4 a パイアス供給回路


41, 46, 71, 76 インバータ

40 R1~R15 抵抗

Q1~Q68 MOSトランジスタ



3a:起動回路 4:バイアス供給回路



3b:起動回路 4:パイアス供給回路

